サイトマップ  お問い合わせ

CMOS-12Mシリーズ

CMOS-12Mシリーズ　製品概要

0.15 µmのCMOSプロセスを採用し，マクロ埋め込み構造を持った新しいタイプのゲートアレイです。大容量メモリを実現しながら，短製造TAT，低開発費といったゲートアレイのメリットを活かすことができます。
メモリ容量とロジック規模との組み合わせにより，10種類のマスタ・スライスを用意しております。
システム電源の多様化，低電圧化に対応するため，1.5 Ｖ，1.8 Ｖ，2.5 Ｖ，3.3 Ｖの4電源との接続が可能です。また，外部インタフェース電圧は，チップ辺ごとに設定できます。

CMOS-12Mのラインアップ強化

特長

用途

活用事例

基本仕様

ドキュメント

---

CMOS-12Mのラインアップ強化

高速動作を実現するCMOS-12Mのラインアップを強化しました。
250MHz動作CMOS-12M（2009年1月発売予定）

• 詳細はこちら

特長

用途

活用事例

基本仕様

項目 仕様 プロセス 0.15 μm CMOSプロセス 使用可能ゲート数 125,000～2,000,000ゲート 対応パッケージ 100/144 LQFP, 208 QFP(FP), 108/160/208 FPBGA, 256/324/449/676 PBGA, 352/500/576/672/756 ABGA 電源電圧 内部：1.5±0.15 V 外部：3.3 V，2.5 V，1.8 V，1.5 V （1.5 Vは開発中） 消費電力（VDD=1.5 V） 21.6 nW/MHz/gate （動作率=0.35） 遅延時間 62 ps（2-input NAND，ファンアウト：1, 標準配線長） システム・クロック周波数 200 MHz 出力駆動能力 IOLH=3，6，9，12 mA 動作周囲温度 TA=-40～85℃ 入出力インタフェース 3.3V CMOS, LVTTL, LVPECL, 2.5V CMOS, 2.5V LVDS, 1.8V CMOS, SSTL2, SSTL3, 2.5V LVPECL, 3.3V PCI, HSTL, GTL+ メモリ・マクロ 同期式1ポート，2ポート・コンパイルRAM，埋め込み型RAM メガマクロ ・UART ・PCIコントローラ ・DDRコントローラ 埋め込みマクロ ・SRAM：同期式デュアルポート・コンパイルRAM ・APLL：位相シフト型，SSCG型 ・スレーブDLL：高速SDRAMインタフェース用 埋め込みテスト関連 SCAN，BSCAN，BIST

ドキュメント

以下より設計用ドキュメントをダウンロードすることができます。
設計用ドキュメントは常に最新版をお使いいただきたく，ダウンロードの際にユーザ登録をお願いしております。
各種ファイルのダウンロード方法はこちら

カギ付アイコンのドキュメントをダウンロードするにはユーザ登録が必要です。
ユーザ登録，変更　/　メールマガジン配信登録はこちらから。

パンフレット 資料名 言語 資料番号 データ CMOS-12Mシリーズパンフレット 日本語 A17424J 英語 A17424E

マニュアル・ブロックライブラリ 資料名 言語 資料番号 ダウンロード 設計マニュアル 日本語 A17436JJ6V1DM00 英語 A17436EJ6V1DM00 ブロック・ライブラリ （BoundaryScan, ScanPathを含む） 日本語 A17414JJ6V0BL00 英語 A17414EJ6V0BL00

---

ゲートアレイ製品に関するお問い合わせ

詳細検索機能/特性検索