サイトマップ  お問い合わせ

EA-9HDシリーズ

EA-9HDシリーズ　製品概要

0.35 µmのCMOSプロセスを採用した，3/4層配線，チャネルレス構造（SOG）の高密度，高速エンベデッドアレイです。
各種高機能コアを搭載可能で，セルベースICより低開発費，短TATが実現できます。
EMIノイズ低減用の容量セルを搭載可能，さらにSSCG（スペクトラム拡散クロック・ジェネレータ）マクロとの併用により，さらなるEMIノイズ低減が可能です。
また，POR（パワーオン・リセット）マクロが利用でき，リセット用ICを外部に用意する必要がありません。

アナログマクロの強化

特長

用途

活用事例

基本仕様

ドキュメント

---

アナログマクロの強化

Ｄ/Ａコンバータ，A/Dコンバータマクロを強化しております。

9種類のD/Aコンバータ，７種類のA/Dコンバータをラインアップしております。

D/Aコンバータ，A/Dコンバータのラインアップはこちら

特長

用途

活用事例

基本仕様

項目 仕様 プロセス 0.35 μm CMOSプロセス 使用可能ゲート数 9,700～1,500,000ゲート 電源電圧 3.3±0.3V，3.3±0.165V，3.0±0.3V 遅延時間 内部ゲート 131 ps（ファンアウト：1，標準配線長） パワー・ゲート 107 ps（ファンアウト：1，標準配線長） 入力バッファ 229 ps（ファンアウト：2，標準配線長） 出力バッファ 1.396 ps（IOL=9 mA，CL=15 pF） システム・クロック周波数 100 MHz 出力駆動能力 IOL=1，2，3，6，9，12，18，24 mA 動作周囲温度 TA=-40～85℃ 入出力バッファ 3.3 V系，5 Vフルスイング *1，PCI，GTL+，発振ブロック（MHz帯，KHz帯） メモリ・マクロ ・同期高速2ポート・コンパイルRAM ・同期高密度1/2ポート・コンパイルRAM，ROM メガマクロ ・シリアル・コントロール・ユニット ・プログラマブル・タイマ・カウンタ ・インタラプト・コントロール・ユニット ・UART ・POR（パワーオン・リセット） テスト関連 SCAN，BSCAN その他のマクロ CTS，DPLL（位相制御用，逓倍用），APLL（位相制御用，逓倍用），SSCG

注釈(*)

ドキュメント

以下より設計用ドキュメントをダウンロードすることができます。
設計用ドキュメントは常に最新版をお使いいただきたく，ダウンロードの際にユーザ登録をお願いしております。
各種ファイルのダウンロード方法はこちら

カギ付アイコンのドキュメントをダウンロードするにはユーザ登録が必要です。
ユーザ登録，変更　/　メールマガジン配信登録はこちらから。

パンフレット 資料名 言語 資料番号 データ EA-9HDシリーズパンフレット 日本語 A13163J 英語 A13163E

マニュアル・ブロックライブラリ 資料名 言語 資料番号 ダウンロード 設計マニュアル 日本語 A13282JJ8V3DM00 英語 A13282EJ8V3DM00 設計マニュアル　メモリ・マクロ編 日本語 A13367JJ5V0DM00 英語 A13367EJ5V0DM00 設計マニュアル　メガマクロ編 （CMOS-9HDと共通） 日本語 A13941JJ8V1DM00 英語 A13941EJ8V1DM00 ブロック・ライブラリ （CMOS-9HDと共通） （BoundaryScan, ScanPathを含む） 日本語 A13052JJ7V1BL00 英語 A13052EJ7V1BL00 ブロック・ライブラリ　メモリ編 （CMOS-9HDと共通） 日本語 A13071JJ4V0BL00 英語 A13071EJ4V0BL00

---

ゲートアレイ製品に関するお問い合わせ

詳細検索機能/特性検索