サイトマップ  お問い合わせ

CMOS-9HDシリーズ

CMOS-9HDシリーズ　製品概要

0.35µmのCMOSプロセスを採用した，3/4層配線，チャネルレス構造（SOG）の高密度，高速ゲートアレイです。
PCI, GTL+などの高速I/Oバッファ，逓倍用PLL，タイマ，UARTなどのコアを用意しています。
EMIノイズ低減用のSSCGマクロ（スペクトラム拡散クロック・ジェネレータ）を用意しています。

特長

用途

活用事例

基本仕様

ドキュメント

---

特長

用途

活用事例

基本仕様

項目 仕様 プロセス 0.35 μm CMOSプロセス 使用可能ゲート数 11,207～1,500,000ゲート 電源電圧 3.3±0.3 V，3.3±0.165 V，3.0±0.3 V 遅延時間 内部ゲート 131 ps（ファンアウト：1，標準配線長） パワー・ゲート 107 ps（ファンアウト：1，標準配線長） 入力バッファ 229 ps（ファンアウト：2，標準配線長） 出力バッファ 1.396 ps（IOL=9 mA，CL=15 pF） 最高動作周波数 100 MHz 出力駆動能力 IOL=1，2，3，6，9，12，18，24 mA 動作周囲温度 TA=-40～85℃ 入出力バッファ 3.3 V系，5 V耐圧，PCI， GTL＋，発振ブロック（MHz帯） メモリ・マクロ ・同期高速2ポート・コンパイルRAM ・非同期高速1/2ポート・コンパイルRAM ・非同期高密度1/2ポートRAM，ROM メガマクロ ・シリアル・コントロール・ユニット ・プログラマブル・タイマ・カウンタ ・インタラプト・コントロール・ユニット ・UART テスト関連 SCAN，BSCAN その他のマクロ CTS, DPLL（位相制御用， 逓倍用）, SSCG

ドキュメント

以下より設計用ドキュメントをダウンロードすることができます。
設計用ドキュメントは常に最新版をお使いいただきたく，ダウンロードの際にユーザ登録をお願いしております。
各種ファイルのダウンロード方法はこちら

カギ付アイコンのドキュメントをダウンロードするにはユーザ登録が必要です。
ユーザ登録，変更　/　メールマガジン配信登録はこちらから。

パンフレット 資料名 言語 資料番号 データ CMOS-9HDシリーズパンフレット 日本語 A12852J 英語 A12852E

マニュアル・ブロックライブラリ 資料名 言語 資料番号 ダウンロード 設計マニュアル 日本語 A12985JJ8V0DM00 英語 A12985EJ8V0DM00 設計マニュアル　メガマクロ編 （EA-9HDと共通） 日本語 A13941JJ8V1DM00 英語 A13941EJ8V1DM00 ブロック・ライブラリ （EA-9HDと共通） （BoundaryScan, ScanPathを含む） 日本語 A13052JJ7V1BL00 英語 A13052EJ7V1BL00 ブロック・ライブラリ　メモリ編 （EA-9HDと共通） 日本語 A13071JJ4V0BL00 英語 A13071EJ4V0BL00

---

ゲートアレイ製品に関するお問い合わせ

詳細検索機能/特性検索