本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
0.25µmのCMOSプロセスを採用した,3/4層配線,チャネルレス構造(SOG)の低消費電力(0.042 µW/MHz/ゲート(Vdd=1.8 V)),高速(133 MHz)ゲートアレイです。
高速I/Oバッファ(LVDS,SSTL2,SSTL3,PECL,PCI,GTL+)を用意しています。内部電源電圧2.5/1.8 Vの低電圧に対応しており,単電源および2電源の2種類の電源ライン・マスタを用意しています。
SI(Signal Integrity)を考慮したデバイス・アーキテクチャ,および開発環境の対応により,設計の収束性が大幅に向上しています。
| 特長 | 用途 | 活用事例 | 基本仕様 | ドキュメント |
| |||||||||||||||||||||||||||||||||||||||||||||||
以下より設計用ドキュメントをダウンロードすることができます。
設計用ドキュメントは常に最新版をお使いいただきたく,ダウンロードの際にユーザ登録をお願いしております。
各種ファイルのダウンロード方法はこちら
カギ付アイコンのドキュメントをダウンロードするにはユーザ登録が必要です。
ユーザ登録,変更 / メールマガジン配信登録はこちらから。
パンフレット
|