本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
日本
タイマ、カウンタ
- 注意
- V850ES/Kx1の生産状況は販売店にお問い合わせください。
目次
FAQ-ID : v85timer-nnnn
途中でCRn0/1を変更した場合の出力波形 [V850/S]
FAQ-ID : v85timer-0001
- Q-1
-
16ビット・タイマの「PPG出力機能」を動作させている状態で、 CRn1によりパルスON幅の変更を任意のタイミングで行った場合、 中途半端な延び縮みは起こりますか？
- A-1
-
途中で CRn1を変更すると、書き換えタイミングによっては意図しないような波形になることがあります。
これを避けるには、CRn1の書き換えは CRn0の一致割り込みで変更する等の処理が必要です。
- Q-2
-
周期を変更するために CRn0の値を変更する場合に、 タイマ (PPG機能)を停止せず、変更してもよいのでしょうか。
- A-2
-
はい。タイマを停止せずに変更できます。
- Q-3
-
周期の変更の際の注意点はありますか。
- A-3
-
[CRn0への書き込み] と、[CRn0とタイマが一致するタイミング] とが競合すると、一致検出が正しく行われなくなるので、 一致タイミング付近では値を書き込まないでください。
複数のタイマを同期 (同時にカウント・スタート) [V850E]
FAQ-ID : v85timer-0002
- Q-1
-
3個のタイマを同期させたいため、同時にカウント・スタートはできますか？
- A-1
-
できません。 各タイマは TMCCE0をプログラムでセットする事でタイマがスタートし、 これは各タイマ個別に行う必要があります。
従って、命令の実行時間の差とカウント・クロックの周期の影響分の差は発生します。
インターバル・タイマの設定値 (期待値 - 1) ？
FAQ-ID : v85timer-0003
- Q-1
-
外部クロックによるインターバル・タイマで、10msのインターバル・タイマが少しずつ遅れてしまいます。
- A-1
-
インターバル時間は (n + 1) となるため、 コンペア・レジスタには (インターバル時間の値 - 1) を設定してください。
タイマをカスケード接続したときのコンペア値の設定方法 [V850/SB1]
FAQ-ID : v85timer-0005
- Q-1
-
8ビット・タイマの TM2 と TM3 をカスケード接続して16ビット・タイマとして使用する場合、 コンペア値は、CR20、CR30 に設定するのでしょうか？ それとも CR23 に設定するのでしょうか？
- A-1
-
16ビット・レジスタの CR23 に設定してください。
- Q-2
-
CR23に設定した場合、INTTM2、INTTM3はどうなるのでしょうか？
- A-2
-
カスケードで使用した場合、16ビットの一致で INTTM2が発生します。
従って、カスケード時の割り込みとしては INTTM2をご使用ください。
なお、INTTM3についても上位8ビットの一致で割り込みが発生してしまいますので、 カスケードで使用される時には INTTM3はマスクを設定して、 不要な割り込みがかからないようにしてください。
リアルタイム・パルス・ユニットのカウント・クロックの上限 [V853]
FAQ-ID : v85timer-0006
- Q-1
-
タイマ1に入力するカウント・クロックを外部とした場合、 カウント可能周波数はどう決まるのでしょうか？
- A-1
-
タイマ1の外部クロックはエッジ検出のため CPUクロック周波数の影響を受けます。
つまり、確実にエッジ検出を行うにはハイ・レベル、ロウ・レベルで各々最低でも CLKOUTの 3クロック分の幅が必要になります。
これに内部で必要な時間を加味して決まります。
規格は、最低 3T+18nS 必要です (Tは CLKOUTの周期)。
- Q-2
-
システム・クロックと同一周波数のクロックはカウント可能ですか？
- A-2
-
できません。
A1の回答のように、ハイ・レベル、ロウ・レベルで 各々 3CLKOUT+18nS 以上の時間が必要です。
タイマのクロック入力の規格についてはデータ・シートに記載されておりますのでご参照ください。
リアルタイム・パルス・ユニットの PWM出力としての使用 [V853]
FAQ-ID : v85timer-0007
- Q-1
-
V853のリアルタイム・パルス・ユニットをPWM出力として使用します。
任意の PWM周期を設定できるようにするため、 カウント値がレジスタに設定した値に達したらカウンタをリセットするようにしたいのですが、 途中でリセットするには TCLR端子にリセット信号を入力する必要があります。
そこで、タイマ自らのパルス出力をリセット信号として使用したいのですが問題はありますか？
- A-1
-
基本的に、お問い合わせの使い方で問題ありません。
また、このような使い方の場合に、最初から ECLRnをセット (外部入力によるクリア許可) にしていると、 TCLR1nが入力されないとタイマは起動しません。
従って、最初は ECLRnをセットしない状態で CE1nをセットしてタイマを起動し、 その後に ECLRnをセットして外部クリアを有効にしてください。
または、タイマ出力端子を起動時にはポートとしておき、 TCLR1n入力のための有効エッジを出力した後 (これでタイマが起動します) にタイマ出力に切り替えてください。
なお、TCLR1nは特に外部で遅延させる必要はありません。
タイマ制御レジスタの設定順序 [V853]
FAQ-ID : v85timer-0008
- Q-1
-
タイマ制御レジスタの設定順序に推奨（もしくは規則）はあるでしょうか？
対象となるレジスタは次の通りです。
・キャプチャ／コンペア・レジスタ (CC1n0-3)
・タイマ出力コントロール・レジスタ (TOC1n)
・タイマ・コントロール・レジスタ (TMC1n)
・タイマ・ユニット・モード・レジスタ (TUM1n)
- A-1
-
最初にモードを設定してから、コンペア・レジスタを設定してください。
1. TMCでカウント・クロックのみを設定 (CEは0のまま)
2. TUMを設定
3. TOCを設定
4. CCを設定
5. PMCを設定
6. CEを 1にして TMCを設定してタイマを起動
16ビット・タイマをインターバル・タイマとして使用 [V850ES/Kx1]
FAQ-ID : v85timer-0009最終更新日 : 2003/07
- Q-1
-
16ビット・タイマをインターバル・タイマとして CR0n0のみ使用する際、 CR0n1は初期値のままで放っておいても割り込みが発生することはないのでしょうか。
- A-1
-
初期状態では、割り込み制御レジスタの割り込みマスク・ビットがセットされた状態になっていますので、 たとえ、一致信号が発生しても、それで割り込みが発生することはありません。
- Q-2
-
CR0n0と一致した時にカウント・レジスタがクリアされるので、 クリアされた状態と CR0n1(初期値0000) と比較してしまわないのでしょうか。
- A-2
-
CR0n1との比較自体は行われます。
従って、タイマの出力や CR0n1の一致割り込みを使用すると、 0000でタイマ出力が反転したり、CR0n1の一致割り込み要求フラグがセットされます。
タイマ/カウンタ機能 [V850ES/Kx1]
FAQ-ID : v85timer-0010最終更新日 : 2003/07
- Q-1
-
マニュアルに
「タイマ動作中に CR0n0, CR0n1 (16ビット・タイマ・キャプチャ/コンペア・レジスタ) を書換えたとき、その値がタイマ値に近く、かつタイマ値より大きい場合、 一致割り込み要求の発生やクリア動作が正常に行われない可能性があります。」とあります。
任意の時間間隔で出力信号を反転出力 (トグル出力) させる際に、 タイマを停止せずに切り替えたいが可能ですか？
- A-1
-
可能です。
通常このようなカウンタを使用する場合には、CR0n0の一致でクリア＆スタートで使用し、 CR0n0との一致割り込みの中で必要なら次の設定値に書き換えます。
これにより、マニュアルに記載された注意事項を回避できます。
- Q-2
-
マニュアルの、
「タイマ動作中に CR0n0, CR0n1レジスタを書換えたとき、その値がタイマ値に近く、 かつタイマ値より大きい場合、一致割り込み要求の発生やクリア動作が正常に行われない可能性があります。」との記述において、「その値がタイマ値に近く、・・・」とあります。 どれだけの値が近くて、どこからの値が遠いのでしょうか？
- A-2
-
具体的にどれ位とは言い切れません。
ここは、「次の値を書き込むまでにカウンタがその値を越えてしまう場合」と考えてください。
タイマ2の動作 [V850E/IA]
FAQ-ID : v85timer-0011最終更新日 : 2003/07
- Q-1
-
マニュアルの「9.3.4 制御レジスタ」 (8) CMSE120 の説明中における、 BFEEn ビットのキャプチャ・レジスタ・モード＆バッファ使用モード時の説明で、
「CPU が主レジスタ (CVPEn0) のリードを行うと、 主レジスタは CPU がリード動作を行う直前の副レジスタ (CVSEn0) の値に更新されます。 キャプチャ・イベントが発生すると、その時のタイマ／カウンタの値が常に副レジスタに保存されます。」となっています。
外部信号 (INTP24端子) によりサブチャネル4がキャプチャを行ったタイミングで発生した INTCC24割り込み内で CPUが主レジスタのリードを行うとき、その内容は何が読めるのですか？
- A-1
-
TM20 のキャプチャ値が読めます。
- Q-2
-
同じようなキャプチャが発生して INTCC24割り込み内で CPU が副レジスタをリードしたときは TM20のキャプチャ値が読めるのですか？
- A-2
-
はい、そうです。
しかしながら、副レジスタを読み出しても次のキャプチャを行いませんので、 必ず主レジスタは読み出す必要がございます。
- Q-3
-
バッファとして使用しない (BFEEnビット = 0) 時は主レジスタをリードしないと次のキャプチャを行わないようです。
その理由は何故でしょうか？
- A-3
-
カスケード接続した場合に、2つのレジスタの同期を確保するための制御回路が内蔵されていて、 副レジスタ、主レジスタの順に読み出すことにより両者の値が同じタイミングでの値となります。
この制御がカスケード接続以外でも有効になっているからです。
8ビット・タイマでのパルス幅測定 [V850/SB]
FAQ-ID : v85timer-0012最終更新日 : 2003/07
- Q-1
-
8ビット・タイマをカスケード接続し、 DMAを使用してタイマの値を読み込んでパルス幅を測定しようと考えているのですが、可能でしょうか。
- A-1
-
外部のパルスを INTP6または INTP0に入力してこれを DMA起動トリガに指定すれば可能です。
- Q-2
-
またその場合、16ビット・タイマでキャプチャするデータとは異なってくるのでしょうか。
- A-2
-
他の優先度の高い DMA が動かなければ、変わりません。
ただし、INTP6を使用した場合にノイズ除去クロックが低い周波数になっていると、 大きくずれる可能性はあります。
ノイズ除去クロックを fxx に変更してください。
- Q-3
-
異なる場合にはその理由と、ずれるクロック数が一定なのかどうかを教えてください。
- A-3
-
優先度の高い DMA の影響の場合にはカウント値を読み出すタイミングがずれるのは当然かと思いますし、 ノイズ除去の場合には外部からの入力信号とノイズ除去クロックが非同期のためにサンプリング周期分は変動します。
いずれの場合にもその影響は一定にはなりません。
INTP0n0/1割り込みでSTOPモードが解除できない [V850/SV2]
FAQ-ID : v85timer-0013最終更新日 : 2003/07
- Q-1
-
STOPモードの解除に外部割り込みの INTP040, 041, 050, 051を設定しましたが、 割り込みがかからず STOPモードが解除できません。
通常動作時には INTP040, 041, 050, 051からの外部割り込みは正常にかかります。
- A-1
-
タイマのキャプチャ信号として使用される外部割り込み信号はタイマが停止すると動作しません。
STOPモードではタイマのクロックが停止し、タイマが止まってしまいますので、 これらの外部割り込みを使用した STOPモードの解除はできません。
© 1995-2010 NEC Electronics Corporation