非同期SRAM

Q-1

低消費電力SRAMのデータ保持モードはスタンバイ状態とどのように異なるのでしょうか？

A-1

スタンバイ状態は電源電圧が動作範囲内でSRAMをアクセスせず、リード／ライト動作を行なわない状態です。従って、リード／ライト動作はいつでも可能です。
データ保持モードは、スタンバイ状態から電源電圧を下げてSRAMセルのデータを保持させている状態です。従って、電源電圧が動作範囲より低い状態でのデータ保持モードではリード／ライト動作は行えません。電源電圧が低い分消費電流は少なくなります。
具体的にuPD431000Aでは/CE1=H,CE2=HまたはCE2=Lと設定は同じになります。
データシート20ページの注意書きに記載されているように、/CE1コントロールの場合はCE2に条件がつきますが、CE2コントロールの場合は/CE1をHi-Zにしても構いません。アドレス,I/O,/WE,/OEの条件は特にありません。

(2006/02)

Q-2

uPD431000Aのデータシート19ページのデータ保持モードの規格で/CE1≧V_CC-0.2V,CE2≦0.2Vと入力レベルの規格が厳しくなっているのはどうしてでしょうか？

A-2

uPD431000AのLバージョンの場合の規格は以下のようになっています。

	電源電圧	VIH(MIN.)	VIL(MAX.)
スタンバイ状態	4.5V～5.5V	2.2V	0.8V
データ保持モード	2.0V～5.5V	VCC-0.2V	0.2V

これはデータ保持モードで電源電圧が2Vまで下がった時に、通常の動作範囲内の規格であるV_IH(MIN.)=2.2Vが電源電圧の2Vより高くなるからです。これを避けるために入力レベルの規格を別に定めています。
後、V_CC,GNDから0.2V以内と入力レベルを制限しているのは、入力端子のCMOSインバータに貫通電流が流れるのを防ぐため、V_CC,GNDに近い値にしてデータ保持モードでの電源電流を制限するための意味があります。

(2006/02)

Q-3

uPD431000Aのデータシート20ページの下記データ保持タイミングチャートでV_IH(MIN.)よりV_CCDR(MIN.)が小さくなっていますが入力レベルより電源電圧が低くなるのでしょうか？

A-3

これは上記A2に記載したように、V_IH(MIN.)=2.2Vは電源電圧が通常動作範囲内での規格です。
データ保持モードの電源電圧V_CCDR(MIN.)は2Vで、この時のV_IH(MIN.)は1.8Vになります。

(2006/02)

Q-4

高速SRAMには電源電圧を下げて消費電力を低減するデータ保持モードはないのですか？

A-4

高速SRAMは高速動作を目的としておりその分消費電力は元々大きく、低消費電力SRAMにあるデータ保持モードの設定はございません。

(2010/02)

Q-1

低消費電力SRAMのuPD431000AGU-B10X-9JH の NC端子 (9ピン) をVccまたはGNDに接続して使用した場合問題がありますか？

A-1

問題ございません。
NC端子は、内部ではどこにもつながっておりませんので、電源電圧範囲内などの常識的な範囲であれば問題ございません。

(2010/02)

Q-2

低消費電力SRAMのuPD442012AGY-B55X-MJH-Aの17ピン（NC端子）に、メモリ容量が一つ上のuPD444012AGY-B55X-MJH-A（17ピンがA17のピン）への置き換えも考慮してCPUのアドレスバスを接続しても問題ないでしょうか？

A-2

NC端子は内部で接続されていないため、特に問題ありません。
なお、一般的事項として、「一般的な未使用端子処理」のA2にNC端子とIC端子の違いを掲載しています。ここでは一般論として、NC端子のノイズの影響に触れていますが、この場合のアドレス信号A17はメモリ・アクセスを妨げるようなノイズ源にはならないと考えられます。

(2010/02)

Q-3

高速SRAMのuPD4416016G5-A15-9JF-A の40ピンはIC端子になっておりGND接続で使用してくださいとの注意書きがあります。
他社相当品の40ピンはNC端子になっていますが、このピンをオープンで使用することは可能でしょうか？

A-3

uPD4416016G5-A15-9JF-A の40ピンは内部でプルダウンされており、オープンにすると40ピンにはLが入力されます。
しかしプルダウン抵抗は高い抵抗値で、オープンでは外部の影響を受けやすい状態になるので外部でGNDに接続してご使用ください。
データシート上では「GND接続で使用してください」となっており、オープンで使用した場合の動作は保証しておりません。

(2010/02)

Q-1

高速SRAMのuPD444016LG5-A12-7JFと東芝相当品のTC55VZM216AFTN12のアドレス番号の振り方が違っていますがピンコンパチではないのですか？

A-1

アドレスについてですが、入力したアドレスと同じアドレスから読み出すことになるので絶対的な番号に特に意味はございません。
どのアドレスをお使いになられても問題ございません。
シンクロナスSRAM製品ではアドレス番号を付けていない製品もございます。

(2010/02)

Q-1

高速SRAMのuPD444004Lのデータシート4ページの電気的特性にロウ・レベル入力電圧パルス幅2nSの場合-2.0V(MIN.)と記載されていますが、ハイ・レベル入力電圧のオーバーシュート規定値はいくらでしょうか？
プラス側も実力的には瞬時耐量があるのでしょうか？

A-1

ハイ・レベル入力電圧のオーバーシュートにつきましてはパルス幅による規格は設定されておりません。ハイ・レベル入力電圧の規格値としてMAX.値=V_CC+0.3Vと記載されております。
すなわち、オーバーシュートは+0.3V迄となります。この規格内でご使用ください。
実力値につきましては公開しておりません。又、実力値で設計することは推奨できかねます。

(2010/02)

Q-1

データ・シート の AC特性で、リード・サイクル・タイミング・チャート2 (/CSアクセスの場合)に、 注意として「アドレスは /CSへのロウ・レベル入力と同時あるいはそれ以前に確定してください。」 との記述があります。
アドレスの変化が /CSよりも遅い場合は、アドレス・アクセスとなるだけですか？

A-1

ご推察の通りです。
/CS信号とアドレス信号の入力順序には優先順位は無く、データ・シートでは、 /CSアクセスかアドレス・アクセスかを規定するため、「注意」を 入れております。
どちらが先かで誤動作を起こす事はございません。

Q-1

マイコンの仕様により、/CSがロウになってから、/UB, /LB, /OEへの入力が規格の max.15nsを越えます。
動作モードの表より、/CSと /UB, /LB, /OEがすべて満たされたときにデータが出力されるようですが、 そのタイミングは、/UB, /LB, /OEがロウになってから max.7ns後ですか？

A-1

/UB, /LB, /OEは出力バッファを制御している信号なので、/CSがロウになってからでないと動作しません。
ただし、この条件が満たされても、アドレスが確定していない限り、 出力データが出力バッファまで来ていないので、データが出力されません。

つまり、アドレス確定からの tAAと、/CSのロウ確定からの tACSを満たし、 かつ tOE, tABDを満たすところで、データが出力されます。
このアクセス方法ですと、15ns品であれば /CSのロウ確定からの tACSは満たしますので、 問題はアドレス確定のタイミングです。
仮にアドレス確定が /CSより 13ns遅れたとすれば、 15ns品であればデータ出力はそこから 15ns後以降なので、 /UB, /LB, /OEの入力が 15ns後だとすると、 そこから 13ns後でないとデータが出力されないことになります (7ns後ではデータが準備できないため)。

Q-1

非同期SRAMで、/CSと/OE、/WEをアクティブにしたままで、アドレス切り替えによる連続アクセスはできますか。

A-1

/CS、/OEをアクティブにしたままのリード・アクセスはできます（アドレス・アクセスとして定義）。
/CS、/WEをアクティブにしたままのライト・アクセスはできません。同期SRAMのようにクロックでアドレスをサンプリングする構造でないため、各アドレス線の切り替わりタイミングのずれで、他のアドレスのデータを破壊するおそれがあります。

(2007/11)