ページの先頭です
本文へジャンプする

本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、 情報は問題なくご利用いただけます。


EMMA2SW (μPD61125)

欧州デジタルTV向けMPEGデコーダLSI



製品概要

μPD61125

高い費用対効果と性能を持つEMMA2SW (μPD61125) は,衛星放送,ケーブルTV,地上デジタル放送,DSL市場のデュアルデコード機能を必要とするミッドエンドのセットトップボックス (STB) / 統合デジタルTV (iDTV) 向けMPEGデコーダです。主な機能は次のとおりです。

- 映像・音声のデュアルデコードにより,1~2台のチューナからの異なる2つのTVチャンネルを2台のテレビに同時に表示可能
- PCIバスを搭載しており,DOCSIS準拠STBなどの追加機能の実装が可能


ターゲット・システム

  • デュアルビューSTB

製品仕様

製品仕様
内蔵CPU
  • MIPS32® 4KE®コアを2個内蔵
  • メインCPU: アプリケーション/RTOS/API/BIOS用途を想定
    • 286MIPS@187MHz
    • MIPS32®命令セット対応
    • Cacheサイズ: I-Cache: 8Kバイト, D-Cache: 8Kバイト (2-way Cache)
  • サブCPU: 内部F/W (Audio/Videoデコード, AV同期等) 用途を想定
    • 286MIPS@187MHz
    • MIPS32®命令セット対応
    • Cacheサイズ: I-Cache: 8Kバイト, D-Cache: 8Kバイト, Scratch Pad: 16Kバイト
ROMインタフェース
  • NOR, NANDに対応
  • 外部データ・バス幅: 16ビット/8ビット
  • 最大サポート容量: 64Mバイト
  • チップ・セレクト端子4本 (最大)
SDRAMインタフェース
  • DDR/SDR SDRAMに対応
    • 128Mビット/256Mビット/512Mビット/1Gビット x16
    • 16Mバイト-128Mバイト・メモリ領域
  • 外部データ・バス幅: 16ビット
  • チップ・セレクト端子1本
  • 最大動作周波数: 166MHz
汎用入出力インタフェース
  • 8ビット/16ビット・ホスト・バス (Motorola/Intelモード)
  • チップ・セレクト端子4本 (最大)
MPEGストリーム・
プロセッサ
  • NECエレクトロニクス・オリジナル・プロセッサ・コア搭載ソフト処理アーキテクチャ
  • MPEG2-TS対応
  • 36PIDフィルタ (Video x1, Audio x2, PCR x1含む) 内蔵
  • 32セクション・フィルタ (8バイト/16バイト depth) 内蔵
  • HSDポート出力対応 (フィルタTS, デスクランブルTS)
  • DVBデスクランブル対応
MPEGビデオ・デコーダ
  • MPEG2 MP@ML 2系統デコード対応
  • MPEG2/1 エレメンタリ・ストリーム対応
  • I-フレーム静止画デコード対応
オーディオ・デコーダ
  • MIPS32® 4KE®コア内蔵: 286MIPS@187MHz
  • MPEG1/MPEG2レイヤ1/2デュアルデコード対応
  • 2チャネル (MPEG1レイヤ2) 同時デコード
  • Dolby® Digital 5.1ch ダウンミックス・デコードに対応
  • サンプルレート・コンバータおよびミキシング対応
  • S/PDIF (IEC60958) 出力
  • PCM (L/R) 出力 (x2) , および入力 (x1)
ディスプレイ
  • 5系統ビデオ・プレーン対応
    • バックグランド・プレーン: 1系統
    • 動画ビデオ・プレーン: 1系統 (4:2:0, 4:2:2)
    • 静止画ビデオ・プレーン: 1系統 (4:2:0, 4:2:2)
    • OSDプレーン: 2系統 (1, 2, 4, 8bpp および 12, 15, 16, 32RGB)
  • 5プレーン間 256レベル α-ブレンディング
  • 動画/静止画リアルタイム・スケーリング (x1/4~ x4H/V)
  • 3タップOSD用アンチフリッカ・フィルタ内蔵
  • 外部OSD同期出力
外部ビデオ入力
  • ITU-R BT.656フォーマットの入力をサポート
  • ITU-R BT.1364規格のアンシラリ・データを入力可能
  • Raw VBIデータを入力可能
グラフィックス・エンジン
  • 2D Bit-BLTエンジン
  • カラー・スペース・コンバージョン
    • 32RGB → YCbCr4:2:2
    • YCbCr4:4:4 → YCbCr4:2:2
    • YCbCr → RGB
  • カラー・エクスパンション
  • Porter-Duff Alpha Compositingサポート
  • X-Yスケーリング (0.5x~ 2x)
  • RGB用アンチフリッカ・フィルタ
ビデオ・エンコーダ
  • NTSC/PAL/SECAMエンコーダ内蔵
  • Closed Caption, Teletext, WSS, Video ID, VPS対応
  • RGB&YC&CVBS または YCbCr&YC&CVBS アナログ出力用6ch DAC内蔵
  • マクロビジョン 7.1.L1
  • CCIR-656 デジタル出力
DMAコントローラ
  • SDRAM → SDRAM転送
  • SDRAMと汎用入出力インタフェース間転送
ペリフェラル
  • UART x2
  • 16バイトFIFO内蔵UART (16550互換) x2
  • Smart Card Interface x2
  • I2C x2
  • CSI (クロックド・シリアル・インタフェース) x1
  • PIOインタフェース
  • IRトランスミッタ/レシーバ
  • タイマ
    • System Timer x2, Day Timer, Watch dog Timer
    • Capture Timer x4, Compare Timer x4
  • PCIインタフェース
プロセス
  • 0.15μm CMOSプロセス
VDD
  • 内部: 1.5V, DDR-SDRAM I/F: 2.5V, IO部: 3.3V
パッケージ
  • 345ピン・プラスチックBGA (22x22mm)



ブロック図

ブロック図


製品ラインアップ

T.B.D





製品に関するお問い合わせ



関連情報