サイトマップ  お問い合わせ

EMMA2RH   (μPD61290,    μPD61291)

デジタル放送対応 DVD/HDDレコーダ用LSI

製品概要

ターゲット・システム

製品仕様

ブロック図

製品ラインアップ

---

製品概要

EMMA2RH (μPD61290およびμPD61291) は，ハイビジョンデジタル放送とアナログ放送の同時録画が可能なデバイスです。地上デジタル放送受信機能およびハイビジョン放送のDVDレコーダ機能を搭載しています。

ターゲット・システム

製品仕様

製品仕様 CPU メインCPU 64/32ビットRISC, 2-way superscalar VR5500CPUコア: 375MIPS@動作周波数187MHz MIPS Ⅰ™, MIPS Ⅱ™, MIPS Ⅲ™, MIPS Ⅳ™命令セットおよび追加命令に対応 N-Wireディバグ・インタフェース サブCPU MIPS32®CPUコア: 225MIPS@動作周波数187MHz 32ビットRISC MIPS®アーキテクチャ (MIPS32®命令セット対応) ユニファイド・メモリ・ コントローラ DDR333 SDRAMに対応 最大2Gビットまで接続可能 外部メモリ・インタフェース ROMインタフェース NORに対応 チップ・セレクト端子2本 汎用入出力 (GIO) インタフェース チップ・セレクト端子4本 16ビット/8ビット・ホスト・バス MPEGビデオ・エンコード・ エンジン MPEG2規格 MP@ML, SP@ML, MPEG1規格準拠 (NTSC入力) 水平 720/704/640/544/480/352 dot 垂直 480/240 Line Singleパス VBR (Variable Bit Rate) , CBR (Constant Bit Rate) 対応 タイム・ベース・コレクタ オーディオ・エンコード・ エンジン MPEG1オーディオ・ レイヤ2規格準拠 Dolby® Digital Consumer Encode 準拠 DVD-Video用LPCM サンプルレート変換: 32, 44.1, 48kHz → 48kHz MPEGストリーム・ プロセッサ MPEG2-PS/TS, MPEG1-System DVD-Video, DVD Videoレコ－ディング, VCD, SVCD 復号化: CSS, CPRM, 3-DES, DES, AES 暗号化: CPRM, 3-DES, DES, AES コンディショナル・アクセス: Multi-2, DES MPEGビデオ・デコード・ エンジン MPEG2 MP@ML, MP＠ML, SP@ML, MPEG1 フルトリック・プレイ オーディオ・デコード・ エンジン MPEG2 AAC LC Dolby® Digital MPEG1およびMPEG2オーディオ・レイヤ1, レイヤ2規格 DVD用LPCM CD-DA, MP3, WMA Down Mix バーチャル・サラウンドに対応 トリックプレイ・サポート (1.5x Playback) 画面表示／画像BitBlt エンジン グラフィック表示 4つのグラフィクス・プレーン バックグラウンド・プレーン 1系統 RGB 32 CLUT (2, 4, 8bpp) α-ブレンディング 画像処理 3Dノイズ・リダクション・フィルタ for 480i サブピクチャ・デコード スケーリング機能 色空間 変換機能 ビデオ・エンコーダ NTSCエンコード 画像補正機能内蔵 HUE, ガンマ補正, コントラスト, ブライトネス, その他 Macrovision 7.1.L.1, Macrovision AGC 1.2 アナログYPbPr または YCbCr 3チャンネル 10ビット Dac プログレッシブ出力時: 108MHz インタレース出力時: 54MHz S-Video (Y/C) またはCVBSビデオ出力用 2チャンネル 10ビット Dac 54MHz 外部ビデオ入出力 ITU-R BT.656 入力 x2 ITU-R BT.656 入出力 x1 ITU-R BT.1120/656 出力 x1 外部オーディオ入出力 入力PCMオ－ディオ x2 入出力PCMオ－ディオ x1 出力PCMオ－ディオ x1 IEC60958 (SPDIF) 出力 x1 ストレージ・インタフェース IDEインタフェース IDEインタフェースを搭載 (1ch) DVD/HDDドライブを接続可能 Ultra ATA 100/66/33, バス・マスタIDE および PIOモードに対応 Serial ATAインタフェース 1.5Gbps対応シリアルATAインタフェース (3ch) ペリフェラル 16バイトのFIFOを備えた16550 UART x3ch クロックド・シリアル・インタフェース (CSI) x3ch I2C互換マルチマスタ・インタフェース x3ch IR Blaster 汎用I/Oポート タイマ プロセス 0.15μm CMOSプロセス VDD 1.5V (内部) , 2.5V (DDR-SDRAM I/F) , 3.3V (IO) , 1.58V (S-ATA) パッケージ 641ピン・プラスチックBGA (35x35mm ball pitch: 1.00mm)

ブロック図

製品ラインアップ

T.B.D

---

This device is protected by U.S. patent numbers 5,583,936; 6,516,132; 6,836,549; and 7,050,698, and other intellectual property rights. The use of Macrovision's copy protection technology in the device must be authorized by Macrovision and is intended for home and other limited pay-per-view uses only, unless otherwise authorized in writing by Macrovision. Reverse engineering or disassembly is prohibited.
This Device can only be sold or distributed to Authorized Buyers.
This device is protected by U.S. patent numbers 6,600,873 and other intellectual property rights.

---

製品に関するお問い合わせ

詳細検索機能/特性検索

関連情報