本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
日本
研究開発
Ｒ＆Ｄへの取り組み
最先端・高品質の半導体の開発を通じて社会に貢献したい－私たちはそんな願いを込めて、研究開発に取り組んでおります。NECシステムデバイス研究所との共同研究をはじめとしたNECグループのR&D体制をバックボーンに、NECエレクトロニクスは研究開発の分野で多くの実績を上げてきました。
私たちが取り組む研究課題は、次世代に向けた技術革新的なテーマから、製品化をターゲットにした応用技術の確立まで、多岐に渡っています。その成果をIEDM、VLSIシンポジウム、ISSCC等の国内外の学会で発表、また業界紙に寄稿し、業界全体の技術水準の向上にも貢献しています。
最近の技術動向
近年、ICの高機能化は急速に進み、これ以上の性能向上は従来と同じ手法では難しいレベルまで到達したと言われています。一方、市場のニーズは「速く、小さく、安く、低消費電力」とますます厳しくなっています。この相反する条件を同時に満たすICが求められているのです。
今の時代に求められる「新デバイス技術」は、微細加工、パッケージ、設計等の異なる分野で最先端の技術を確立し、それぞれを組み合わせて用いることで生じる相乗効果を駆使して、初めて現実のものとなります。
ここで、まさに当社のようなIDM（Integrated Device Manufacturer）の協力体制が威力を発揮するのです。
その具体例として、研究開発において特に多くの成果を上げている、プロセス技術とパッケージ技術を中心にご紹介します。
プロセス技術
デバイスの微細化
微細化が進むと動作が高速になるだけでなく、チップサイズを小さくすることが出来るため、電子機器の小型化やコスト削減が期待できます。また通電時の抵抗値が減るため低消費電力化にもつながります。そのため、デバイスの微細化は、従来から研究開発の中心的なテーマとなっています。
しかしながら、ナノメートル台の線幅で、複雑な回路をウエハー上に作り込み、正常に動作させるためには非常に高度な技術が必要です。トランジスタ構造の変更や独自の設計技術など、全く新しい技術を複数組み合わせることで初めて実現可能となります。
NECエレクトロニクスでは、2005年度、65nmノードの設計基準を継承したシュリンク版である55nmノードの実用化に世界で初めて成功しました。55nmノードは低消費電力化と45nm世代と同等のトランジスタ性能を同時に実現している点が特長で、製造には超微細加工が可能な「液浸露光装置」を採用しています。
45nmノードでは、東芝、ソニー、当社の3社協同開発体制をとることで開発を加速し、いち早く量産にむけた技術を確立しました。さらに32nmノード向けの基礎技術開発として半導体MIRAIプロジェクトの研究成果を発展させた「密度変調Low-k膜技術」という独自の多層配線技術を、NECと共同で開発しています。
このようにNECエレクトロニクスでは、業界内での共同研究に積極的に参画すると同時に、独自の先端技術開発にも注力し、次世代デバイスに求められる技術を追究しています。
低消費電力化
携帯機器はもとより、あらゆる電子機器の省電力化が求められる中で、ICの消費電力をいかにして抑えるかが、今後のデバイス開発の鍵となります。また、ICの低消費電力化は、電子機器の性能向上だけでなく、地球環境保護に貢献する点も見逃せません。
当社の低消費電力化技術は、要求されるパフォーマンスを維持しながらも、スタンバイ時の消費電力を従来の1/10に抑えることが出来る画期的なテクノロジーで、55nmプロセスにて製品化が予定されています。
パッケージ技術
モバイル、PC、家電製品などの電子機器は、更なる小型化、高性能化、多機能化をテーマに開発が進められています。電子機器の中で動作する半導体デバイスも、そのニーズに対応できるよう、多ピン化、小型化、高密度化（一定の面積内にできるだけたくさんの半導体デバイスを配置できるようにすること）などのパッケージ技術を探求してきました。
最先端パッケージ技術の一つである、「積層メモリパッケージ技術」の概要をご紹介します。
ＮＥＣエレクトロニクス、エルピーダメモリ、沖電気工業の３社は新エネルギー・産業技術総合開発機構（ＮＥＤＯ）の助成を受け、「積層メモリパッケージ技術」を共同開発してまいりました。３社で開発したこの技術を用いると、メモリチップ８枚とコントローラーチップ１枚を一つのパッケージに搭載することができます。つまり、サーバー並の大容量メモリをワンパッケージに搭載できるため、携帯機器でのハイビジョン動画像処理や、ゲームなどの高速三次元グラフィックス処理などが容易に実現できるようになります。当社が開発した最先端SiP技術「SMAFTI™」(スマフティ)を用い、更にポリシリコン貫通電極形成における電極構造を最適化することで、50μmという超狭ピッチでの極めて高度な三次元実装を実現しました。
