ページの先頭です
本文へジャンプする

本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、 情報は問題なくご利用いただけます。


Worldwide > 日本English

ドキュメント一覧


こちらのドキュメントについては,特約店または弊社の販売員がお届けしております。
ドキュメントが必要な方は,下記までお問い合わせください。


※ここで掲載しているドキュメントは暫定版の場合がありますが,ここでは「暫定」の表示をしておりません。あらかじめご了承ください。


ドキュメント一覧
PDF CB-40
  • 設計マニュアル
  • Block Library
  • OPENCAD
PDF CB-55
  • 設計マニュアル
  • Block Library
  • OPENCAD
PDF CB-90
  • 設計マニュアル
  • Block Library
  • データ・シート
  • OPENCAD
PDF CB-130
  • 設計マニュアル
  • Block Library
  • メモリ・マクロ
  • OPENCAD
PDF CB-12
  • 設計マニュアル
  • Block Library
  • メモリ・マクロ
  • アナログ・マクロシリーズ共通
  • アナログ・マクロ
  • OPENCAD



CB-40

ドキュメント名 日本語 英語
設計マニュアル Lタイプ 製品データ編 A19747J A19747E
LDタイプ 製品データ編 A19915J A19915E
Block Library L Type (WIDE 1.1V) - A19705E
メモリ・マクロ Lタイプ A19699J A19699E
LDタイプ A20062J A20062E
スタティック・タイミング・アナライザ スタティック・タイミング解析実行手順編(PrimeTime/TimeCraft) A17664J A17664E
Formal Verification Formality インタフェース編 A19783J -
Conformal-LEC インタフェース編 A19832J -
テスト容易化設計 手動結線テスト・バス設計 A17104J A17104E



CB-55

ドキュメント名 日本語 英語
設計マニュアル Lタイプ 製品データ編 A19134J A19134E
Block Library L Type (WIDE 1.2V) - A19128E
メモリ・マクロ Lタイプ A19481J A19481E
スタティック・タイミング・アナライザ スタティック・タイミング解析実行手順編(PrimeTime/TimeCraft) A17664J A17664E
Formal Verification Formality インタフェース編 A19783J -
Conformal-LEC インタフェース編 A19832J -
テスト容易化設計 手動結線テスト・バス設計 A17104J A17104E



CB-90

ドキュメント名 日本語 英語
設計マニュアル Mタイプ 製品データ編 A17900J A17900E
Mタイプ 回路設計編 A18903J A18903E
Lタイプ 製品データ編 A17901J A17901E
Block Library M Type (WIDE 1.0V) - A17270E
M Type (NARROW 1.0V) - A17355E
L Type (WIDE 1.2V) - A17474E
メモリ・マクロ Mタイプ A19049J A19049E
Lタイプ A19050J A19050E
データ・シート A/Dコンバータ・コア -
D/Aコンバータ・コア -
OPENCAD 波形エディタ編 A14954J A14954E
デザイン・ルール・チェック 回路構成編(STADRC) A14967J A14967E
シグナル・インテグリティ制約記述編 A15882J A15882E
ユーティリティ編 A17140J A17140E
OPC_VSHELL編 A17226J A17226E
デザイン・ルール・チェック回路制約編(GateDRC) A16216J A16216E
ロジック・シミュレーション シミュレータ編 A16885J A16885E
スタティック・タイミング・アナライザ PrimeTimeインタフェース編 A14961J A14961E
スタティック・タイミング解析実行 手順編(Tiara) A15858J A15858E
スタティック・タイミング解析実行手順編(PrimeTime/TimeCraft) A17664J A17664E
スタティック・タイミング・アナライザ Tiara編 A16210J A16210E
スタティック・タイミング・アナライザ OPC_Tiara編 A18171J -
論理合成 Design Compilerインタフェース編 A17319J A17319E
形式検証 Formalityインタフェース編 A14968J A14968E
Conformal-LECインタフェース編 A16234J A16234E
故障シミュレーション C.FGRADE編 A15061J A15061E
テスト容易化設計 DFT Compiler/TetraMAX A14964J A14964E
TESTACT使用説明書 回路仕様編
(Lタイプのみ)
A17891J -
手動結線テスト・バス設計 A17104J A17104E
TESTACT使用説明書 A17464J A17464E
テスタ・インタフェース テスト・ベクタ編 A14966J A14966E



CB-130

ドキュメント名 日本語 英語
設計マニュアル Mタイプ 製品データ編 A16212J A16212E
Block Library M Type (CMOS1.2V) - A16215E
メモリ・マクロ Mタイプ A16399J A16399E
OPENCAD 波形エディタ編 A14954J A14954E
デザイン・ルール・チェック 回路構成編(STADRC) A14967J A14967E
シグナル・インテグリティ制約記述編 A15882J A15882E
ユーティリティ編 A17140J A17140E
OPC_VSHELL編 A17226J A17226E
デザイン・ルール・チェック回路制約編(GateDRC) A16216J A16216E
ロジック・シミュレーション シミュレータ編 A16885J A16885E
スタティック・タイミング・アナライザ PrimeTimeインタフェース編 A14961J A14961E
スタティック・タイミング解析実行 手順編(Tiara) A15858J A15858E
スタティック・タイミング解析実行手順編(PrimeTime/TimeCraft) A17664J A17664E
スタティック・タイミング・アナライザ Tiara編 A16210J A16210E
スタティック・タイミング・アナライザ OPC_Tiara編 A18171J -
論理合成 Design Compilerインタフェース編 A17319J A17319E
形式検証 Formalityインタフェース編 A14968J A14968E
Conformal-LECインタフェース編 A16234J A16234E
故障シミュレーション C.FGRADE編 A15061J A15061E
テスト容易化設計 DFT Compiler/TetraMAX A14964J A14964E
RobustSCAN A16728J A16728E
TESTACT使用説明書 回路仕様編 A17891J -
手動結線テスト・バス設計 A17104J A17104E
TESTACT使用説明書 A17464J A17464E
テスタ・インタフェース テスト・ベクタ編 A14966J A14966E



CB-12

ドキュメント名 日本語 英語
設計マニュアル L/Mタイプ 製品データ編 A14937J A14937E
L/Mタイプ 回路設計編 A15135J A15135E
Block Library L/M Type (CMOS1.5V) - A15353E
L/M Type (TTL1.5V) - A15354E
メモリ・マクロ Lタイプ A16458J A16458E
Mタイプ A16730J A16730E
Hタイプ A15105J A15105E
アナログ・マクロ
シリーズ共通
PLL搭載セルベースIC A15508J A15508E
DAC搭載セルベースIC 回路設計編 A15698J A15698E
ADC搭載セルベースIC 回路設計編 A16347J A16347E
OPENCAD 波形エディタ編 A14954J A14954E
デザイン・ルール・チェック 回路構成編(STADRC) A14967J A14967E
シグナル・インテグリティ制約記述編 A15882J A15882E
ユーティリティ編 A17140J A17140E
OPC_VSHELL編 A17226J A17226E
デザイン・ルール・チェック回路制約編(GateDRC) A16216J A16216E
ロジック・シミュレーション シミュレータ編 A16885J A16885E
スタティック・タイミング・アナライザ PrimeTimeインタフェース編 A14961J A14961E
スタティック・タイミング解析実行 手順編(Tiara) A15858J A15858E
スタティック・タイミング解析実行手順編(PrimeTime/TimeCraft) A17664J A17664E
スタティック・タイミング・アナライザ Tiara編 A16210J A16210E
スタティック・タイミング・アナライザ OPC_Tiara編 A18171J -
回路図エディタ Vdraw編 A14953J A14953E
論理合成 Design Compilerインタフェース編 A17319J A17319E
形式検証 Formalityインタフェース編 A14968J A14968E
Conformal-LECインタフェース編 A16234J A16234E
故障シミュレーション C.FGRADE編 A15061J A15061E
テスト容易化設計 DFT Compiler/TetraMAX A14964J A14964E
RobustSCAN A16728J A16728E
TESTACT使用説明書 回路仕様編 A17891J -
手動結線テスト・バス設計 A17104J A17104E
TESTACT使用説明書 A17464J A17464E
テスタ・インタフェース テスト・ベクタ編 A14966J A14966E




ページの終わりです
ページの先頭へ戻る