本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
テスト・ソリューション
高速化，高機能化，大規模化が要求される最近のLSIでは，プロセスの微細化にも関係して，従来よりテスト品質に対する要求が高くなっています。
NECエレクトロニクスでは，その要望にお応えしLSIの品質を向上させるため，各種テスト手法を導入しています。
遅延スキャン・テスト
スキャン・テスト回路構成を活かした遅延テスト方式です。スキャン・モード中のキャプチャ時のレートを高速化し，同位相クロックが供給されるFF間のパスの遅延テストを行います。
パタン圧縮
回路の大規模化，テスト項目の多様化にともない，パタン数が増加し，テスト時間が増加する傾向にあります。この問題を解決するために，パタン圧縮技術を導入しテスト時間の削減を行います。
パタン圧縮は，スキャン回路に対してパタン供給とパタン圧縮を行う回路を追加してスキャン・チェーンを分割することにより，「パタン・ボリューム」と「テスト・サイクル」を削減します。
高速SRAM BIST
弊社製ツールにより，BIST（Built-in Self Test）を駆動するクロック信号を印加し，SRAMテストを高速化することができます。
© 1995-2008 NEC Electronics Corporation
