本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
低消費電力，低リーク電流ソリューション
LSIの開発において，低消費電力化は常にお客様からの要望が大きい問題でした。
近年，システムだけではなく，環境問題にも関連して低消費電力対応は必須となってきており，今まで以上にお客様からの要望の大きな部分を占めるようになってきています。
NECエレクトロニクスのセルベースICでは，このような低消費電力／低リーク電流化の要望にお応えするため，様々なアプローチで取り組んでおります。
開発早期段階からの対策
低消費電力／低リーク電流を実現するためには，単体技術の適用だけでなく，設計手法として論理設計の段階から対応していくことで，高い効果を生み出しています。
クロック・ゲーティング
LSIに搭載する機能の増加が続く最近では，お客様のシステムの状態によっては，動作していない回路が多く存在しがちです。
このような非動作回路に対してクロックを供給することは，消費電力の面では無駄になります。したがって，非動作回路に対して供給するクロックを制御（ゲーティング）することで，ゲーティングされた回路およびクロック・ラインでの消費電力を削減することができます。
マルチVtセル，低消費電力化専用セルの使用
待機消費電力削減の手法として，マルチVtセルの使用があります。
通常は，高速動作をするLow Vtセルを使用してレイアウトを行いますが，高速動作が要求されない回路や，パス中のブロックをHigh Vtセルに置き換えることにより，待機時の消費電力を削減することができます。
動作消費電力削減には，低消費電力化専用セルの使用が効果的です。低消費電力化専用セルとは，駆動能力の削減に加え，ゲート幅を他のブロックよりさらに短くしたNECエレクトロニクス独自の低消費電力用ブロックです。レイアウト完了後に，タイミング・エラーを起こさないパスのブロックをこの低消費電力化専用セルに置き換えることにより，動作消費電力を削減できます。
これらのマルチVtセルや低消費電力化専用セルは，アートワーク形状や端子位置を同ファンクションのブロックと同一にしているため，再配線せずに置き換えが可能です。したがって，上地修正の必要がないためレイアウト期間の増加なく低消費電力化が可能です。
