本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
CB-55Lのご紹介
最先端55 nmノード・プロセスを採用した最新セルベースIC
NECエレクトロニクスでは，最先端の55 nmノード・プロセスを実用化し，最新セルベースIC「CB-55L」として2007年にリリースすることになりました。
最先端55 nmノード・プロセスを製品化するには，従来プロセスに比べてLSI設計がより難しくなるだけではなく，LSIとしての高品質，高信頼性，安定供給が求められます。
当社では，最先端55 nmノード・プロセスを一般にご提供するにあたり，LSI開発からデリバリーまで一貫してサポートすることで，お客様に安心して開発をしていただけるように考えております。
2007年1月より受注開始，2008年2Q（CY）の量産を予定しています。
- 図をクリックすると，拡大図を表示します。
- 図をクリックすると，拡大図を表示します。
低消費電力／低リーク電流／省チップ・サイズ
- High-kトランジスタ搭載
高誘電率（High-k）ゲート絶縁膜としてHfSiOx（ハフニウムシリケート）膜を使用し，低リーク電流と高速動作の両立を実現したトランジスタを搭載しています。 - テクノロジ・ノードに最適化された配線構造
配線容量低減による低消費電力化，配線ピッチ縮小による省チップ・サイズ化を実現します。
大規模メモリ搭載
- eDRAMのラインアップ
単体で大容量が必要なLSIには，従来シリーズでの実績が豊富な技術を基にした，eDRAM（混載DRAM）を用意します。 - 小サイズSRAM
小容量で多数のSRAMが必要なLSIには，基本セル・サイズ0.446 μm²の小サイズSRAMを用意します。
ばらつきを抑えて安定供給を実現
- 液浸露光技術の採用
対物レンズとウェハとの間を屈折率の高い液体で満たすことで，従来のドライ露光より露光解像度を向上させ，安定供給を実現します。 - 最新DFM技術の採用
DFM（Design For Manufacturing）技術として，On-grid（オングリッド），On the Line（オンザライン）レイアウト技術を採用し，ばらつきを抑えて安定供給を実現します。
55 nmノード・プロセスの効果
ある回路に対して，回路の性能を向上させるには，動作周波数（速度）を上げる方法と，回路規模を増やして並列処理を行う方法があります。プロセス微細化による高密度化，低消費電力化の効果は，従来製品で2倍の動作周波数を実現するよりも，回路規模を2倍にして並列処理を行うほうが，同等性能でより消費電力を低減したLSIを実現できます。
先端設計環境により余分な設計マージンを削減
55 nmノード・プロセスを一般にご提供するにあたり，当社では，統計的手法など55 nm世代に対応した先端設計環境でサポートします。これにより，余分な設計マージンを削減し，55 nmプロセスの能力を最大限に引き出すことができます。
- 図をクリックすると，拡大図を表示します。
開発から出荷まで一貫してサポート
当社では，55 nmノード・プロセスの製品でも，設計から拡散および組み立て，出荷テストまでを自社で一貫して対応できます。これにより，高品質の保証と安定したLSI供給を実現しています。自社で一貫して開発することにより，お客様がパッケージングされたLSIに要望する信頼性を実現できます。
